PDA

Ver la versión completa : ¿Cuantas instrucciones por ciclo hace un Ath.?



Leo
13/04/2003, 00:18
Conversando con unos amigos surgio la duda, pues los docs de AMD dice que el maximo teorico es 9, pero recuerdo haver leido aqui que era de solo tres. (isaac?)

ArkJoCe
13/04/2003, 12:03
Pues segun una tabla que encontre hace tiempo diria que

El Xp son 9 (los mismos que el P3? o son 8?)
Un P4 eran 6

Creo que es asi.

Un Saludo

Isaac
13/04/2003, 13:26
Tanto P4, P3 como XP solo pueden sostener un ritmo de 3 por ciclo. En la practica dudo que algun codigo logre algo ni tan siquiera cercano a 2.

Saludos.

Ysaac.

Fújur
13/04/2003, 14:06
Pues leí hace tiempo (no recuerdo si en un foro o en una web) que los máximos teóricos eran 9 para XP y 6 para PIV, pero que en la práctica el XP realizaba sobre 4 y el PIV realizaba sobre 3, de ahí la diferencia de rendimiento a iguales frecuencias. Pero, la verdad, es que cada vez que se habla del tema veo datos distintos y, sinceramente, empiezo a pensar que es un dato completamente desconocido.

ArkJoCe
13/04/2003, 14:53
Importante esa puntualizacion entre las "Teoricas" y las "Reales"... no tenia npi de esos datos

Que malo es caer en el juego de los nuemeros

Un Saludo

Isaac
13/04/2003, 18:45
Hay que pensar que ambos micros solo pueden retirar del pipeline 3 por ciclo, asi que si en un ciclo ejecuta 9 tardara 3 en retirarlas con lo que el ritmo real lo da el retiro que es de 3 por ciclo, despues esta el tema de que pocos codigos tienen tanto paralelismo y de que en la vida real se esta bastante lejos de lograr 3 instrucciones por ciclo.

Saludos.

Ysaac.

Leo
14/04/2003, 13:05
Gracias Isaac, ese era el detalle que sabia que te habia escuchado (lo de retirar solo 3 max por ciclo). Por algun momento pense que era porque tenia solo 3 decoders x86, pero leyendo un poco mas me di cuenta que cada decodificador puede traducir 3 instrucciones.

Gracias de nuevo.

PD: Isaac, creo que seria muy bueno que hicieras un articulo sobre arquitectura moderna de procesadores, pero sin tanto tecnisismo (solo lo justo), para que no pierda "popularidad". Algo asi como explicas en tus posts, que me parecen bastante constructivos. La idea seria que nos dieras un barniz sobre como avanza esto de los procesadores, caracteristicas de los mas importantes (P4 y Ath supongo) y sobre las limitaciones que complican el aumento de frecuencia/rendimiento. Que te parece? :) .

Creo que sera bienvenido en toda la comunidad de N3D, y te quizas te ahorarria explicar lo mismo una y otra vez en los clasicos posts amd v/s intel.

PD2: Lo siento, estoy en un teclado ingles asi que me comi todos los acentos y algun simbolo por ahi. :oops:

Fújur
14/04/2003, 19:09
En arstechnica tenéis un montón de artículos de esos completísimos y fáciles de entender para cualquiera con unos mínimos conocimientos sobre arquitectura de ordenadores (están en inglés pero a éstas alturas...).
De verdad que son una gozada. Miráoslos.

Sergio
14/04/2003, 19:31
Aqui (http://www.chip-architect.com) tambien aparecen algunos.


despues esta el tema de que pocos codigos tienen tanto paralelismo y de que en la vida real se esta bastante lejos de lograr 3 instrucciones por ciclo

Cosas de las instrucciones x86 8) .

Isaac
15/04/2003, 04:26
No solo es cosa de los x86, es un problema generalizado. Si no hay el paralelismo en la aplicacion ni x86 ni ningun RISC lo extraeran.

Saludos.

Ysaac.

Sergio
17/04/2003, 19:11
Me refiero a que las instrucciones x86 hacen mas dificil el hacer el paralelismo en cualquier aplicacion.

Isaac
18/04/2003, 08:43
No veo porque las instrucciones x86 hacen mas dificil el paralelismo.

Saludos.

Ysaac.

Sergio
21/04/2003, 11:29
Bueno, yo de esto no se demasiado, es lo que lei por aqui (http://www.anandtech.com/cpu/showdoc.html?i=1810&p=3).

Me fio, aunque ahora que lo vuelvo a leer parece que no se refiere exactamente a lo que yo pensaba. No se si me equivoco o no, pero se refeire al paralelismo de las instrucciones, no de los threads.