Página 24 de 27 PrimerPrimer ... 142021222324252627 ÚltimoÚltimo
Resultados 231 al 240 de 263

Tema: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

  1. #231
    Con domicilio en Noticias3d.com Avatar de Fantasma
    Ubicación
    Inframundo
    Mensajes
    25,084

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    En teoría son filtraciones que le llegaron en Marzo de 2020 al de gamersnexus, hace mucho, y que no publicaron pues no tenían muy claro si es verídico o no. A mí me llama la atención que la transparencia se parece mucho a las transparencias del de MooresLawIsDead, casi hasta me creo que él se lo haya enviado anónimamente, pues por esas fechas (he ido a ver si coincidía) dijo lo del CCD I/O de 5nm. También me parece raro usar el nombre de Durango, nombre en clave de la apu de una de las Xbox, es decir, no es un nombre tan viejo.

    No sé, es un poco raro. En todo caso, por partes:

    - TDP de 45-105W, bueno eso es lo que diría cualquiera que haya seguido los dos últimos lanzamientos de AMD, donde llevan esos TDPs, si es continuista la estrategia sería igual. Puede ser filtración o no. Ahora se sabe que llegarán hasta los 120W. Pero eso estaría así planeado o es cosa de que les meterán v-cache, aumentando el consumo en el proceso? Lo veremos con el refresh de Zen 3 + V-cache cuando salgan.

    - Portátiles gaming: raro me parece pues para eso tienen las apus sin chiplets como Rembrandt (Zen 3+) o, en el futuro Strix Point (Zen 4), creo que era

    - Socket AM5, bueno, eso creo que estaba claro.

    - Mejora en rendimiento/W sobre Warhol. Bueno, eso es siempre de esperar entre generaciones. Lo raro aquí es que sale "Warhol", algo que igual ni sale, pero por esa época, empezó a circular esto:

    No se sabe si Warhol se iba a hacer, si se canceló por el Zen3+V-Cache o qué pasó con eso, pues ese roadmap sí que se ha mostrado más o menos fiable con el paso de los meses. De hecho, Rembrandt con Zen3+ sí va a existir como APU.

    - CCDs de 5nm y CIOD de 7nm -> lo esperable

    - Chiplets 8/16, eso no se sabía, pero según los rumores será así. Luego, la cache L3 no aumentaría. De eso no hay información contrastable.

    - Integrada con Navi2, esto sí se lleva rumoreando tiempo pero no en esa época.

    El diagrama:
    - Hay 32 líneas PCIe (no te dicen de que gen, cosa rara), pero las informaciones recientes hablan de 28

    - 4 canales (128bit), raro también. Primero porque 4 canales implicarían quad channel (salvo que se refieran a número de slots), pero un bus de 128bit, sólo da para dos canales, cada módulo de memoria DDR4 o DDR5 son de 64bit. Las últimas informaciones hablan de dual channel normal y corriente y soporte único a DDR5. Esto casi nunca se ha puesto en duda, aparte de en ese supuesto Zen3+ que no se sabía muy bien. Lo que sí se decía es que AMD no quería apostar todo a DDR5.

    Luego tenemos esto:

    Raphael en AM4?, eso contradice el primer diagrama
    Parece una versión modificada de este diagrama.

    Y la verdad que lo del fondo negro no me cuadra muy bien, sigue siendo un formato muy "MooresLaw"

    No sé, en mi opinión, parece una filtración de cosas que "podrían ser", no son una locura pero con poco de filtración real detrás y con muchas imprecisiones. Ya digo que el estilo es sumamente similar al de dicho Youtuber. Igual quería que alguien picara primero para ver la reacción. Más de una vez ha tenido ya follones con otros leakers y le han tachado de poco "profesional". Pero bueno, a estas alturas da un poco igual.

    Lo que sí han sacado ayer es un nuevo render con el encapsulado de Zen 4
    https://videocardz.com/newz/amd-raph...for-capacitors


    El hueco es para meter ahí condensadores. Por qué hacerlo así? Ni idea.

    Saludos
    AMD PataTyzen 9 5900X/MSI B550 Gaming Edge Wifi/AMD RX POTATO 16GB/Be Quiet! Shadow Rock 3@Mod (Arctic BioniX P120+Cooler Master Sickleflow 120 Red)
    32GB (2x16) Crucial Ballistix DDR4 3600@DDR4 3800 16-18-17-36/Samsung 960 EVO 500GB (S.O.)/Crucial P1 500GB (Nu se)/Crucial MX500 2TB (Juegos)
    Superflower Platinum King 650W 80+ Platinum/AOC C24G1 (Prim)/AOC G2460PF (Sec)/2x3TB Toshiba P300 (Escombro)/MS-Tech X3 Crow


    Información y análisis de los cuellos de botella / Rendimiento semi teórico de cpus por grupos de rendimiento

  2. #232
    Con domicilio en Noticias3d.com Avatar de avex
    Ubicación
    La Laguna (Tenerife)
    Edad
    34
    Mensajes
    9,465

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Quizá esperen que el IHS absorba mucho calor, y a los condensadores les venga mejor estar separados para funcionar más frescos?
    PC1: Asus PRIME X370-Pro - R9 3950X (16C/32T) (Arctic Liquid Freezer II 280) - Sapphire RX Vega 64 Nitro+ - 64 GB DDR4 - SSD 480 GB - HDD 2 TB + 2 TB - Nox Hummer GD750 - Monitor LG 4K 27" - Windows 10 + Ubuntu 18

    Portatil: i7 8550U (4C/8T) - Intel UHD 620 - 8 GB DDR4 2666 MHz - SSD 500GB - Pantalla 14" - Windows 10

    ExoBench v0.7 ahora disponible, anímate a probarlo! Tenemos ranking y todo! (Actualizado a 02/04/21)

  3. #233

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Cita Iniciado por Fantasma Ver mensaje
    - 4 canales (128bit), raro también. Primero porque 4 canales implicarían quad channel (salvo que se refieran a número de slots), pero un bus de 128bit, sólo da para dos canales, cada módulo de memoria DDR4 o DDR5 son de 64bit. Las últimas informaciones hablan de dual channel normal y corriente y soporte único a DDR5. Esto casi nunca se ha puesto en duda, aparte de en ese supuesto Zen3+ que no se sabía muy bien. Lo que sí se decía es que AMD no quería apostar todo a DDR5.
    Pues es cierto, en la diapositiva (posiblemente obsoleta de abril de 2020) indica 128 bits, luego tiene que ser Dual Channel DDR5. Lo lógico y esperable.

    En cuanto a los 4 canales que me habían confundido, resulta que una de las novedades de DDR5, es que tiene 2 canales de 32 bits (+ 8 bits de corrección de errores), que es a lo se refereriría esa diapositiva.



    En cuanto a las líneas PCIe, los últimos rumores hablaban de 28 líneas PCI-e (equiparables a 24 líneas PCIe + DMI 3.0 de Intel), que sería aumentar en 4 líneas PCIe respecto a Zen3.
    i7 7820X @4,6GHz | Noctua NH-D15 | ASUS Prime X299A | 32GB G.Skill DDR4 3200MHz CL14 | RTX 2080 FE | Dell S2417DG | Corsair RM850i | Phanteks Evolv ATX | Corsair M65 Pro | Corsair K70 Rapidfire RGB
    i5 2500K @4,5GHz
    | Noctua NH-U9S | ASUS Z68-M Pro | 16GB G.Skill DDR3 1600MHz CL7 | GTX 970 G1 | Dell P2414H | Corsair GS600 | Corsair Carbide 88R | Logitech G403 | Corsair K70 Rapidfire LED Red

  4. #234
    Con domicilio en Noticias3d.com Avatar de Fantasma
    Ubicación
    Inframundo
    Mensajes
    25,084

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Bueno, también sale DDR4 y ahí esos minichannels, por llamarlo de alguna forma, no existen. En todo caso, mi post no era para corregir lo que habías dicho, sino para comentar las transparencias en sí, que son las me provocan sospechas, básicamente.

    Saludos
    AMD PataTyzen 9 5900X/MSI B550 Gaming Edge Wifi/AMD RX POTATO 16GB/Be Quiet! Shadow Rock 3@Mod (Arctic BioniX P120+Cooler Master Sickleflow 120 Red)
    32GB (2x16) Crucial Ballistix DDR4 3600@DDR4 3800 16-18-17-36/Samsung 960 EVO 500GB (S.O.)/Crucial P1 500GB (Nu se)/Crucial MX500 2TB (Juegos)
    Superflower Platinum King 650W 80+ Platinum/AOC C24G1 (Prim)/AOC G2460PF (Sec)/2x3TB Toshiba P300 (Escombro)/MS-Tech X3 Crow


    Información y análisis de los cuellos de botella / Rendimiento semi teórico de cpus por grupos de rendimiento

  5. #235
    El señor de los forillos
    Mensajes
    3,627

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Cita Iniciado por Fantasma Ver mensaje
    Bueno, también sale DDR4 y ahí esos minichannels, por llamarlo de alguna forma, no existen. En todo caso, mi post no era para corregir lo que habías dicho, sino para comentar las transparencias en sí, que son las me provocan sospechas, básicamente.

    Saludos
    Eso del quad Channel no es sospechoso, ya se habló en otro hilo que la DDR5 tiene 2 canales de 32 bits por módulo.
    Así que el controlador en modo DDR5 tendrá quadchanel de 128bits, eso es técnicamente correcto, otra cosa es que tendrían que haber indicado que en modo DDR4 será dual, pero tampoco es que les sobre espacio.

  6. #236

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    ¿Se plantean copiar a AlderLake? DDR4 o DDR5 según placa como con la serie 6000 de intel o los phenom II.
    @Fantasma ¿que pueden aportar esos minichannels? Darle quizá más cancha a la IGP cuando tiene acceder la CPU simultaneamente a la memoria o es para reducir el impacto de las latencias tan altas en la CPU. Por que en ancho efectivo si por ejemplo consiguen que funcionen con DDR4 a 4800 o 5200Mhz y en DDR5 va a la misma velocidad no habrían demasiadas diferencias no? El bus total seguiría siendo de 128bit
    Saludos.

  7. #237
    Con domicilio en Noticias3d.com Avatar de Fantasma
    Ubicación
    Inframundo
    Mensajes
    25,084

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Cita Iniciado por chipster Ver mensaje
    ¿Se plantean copiar a AlderLake? DDR4 o DDR5 según placa como con la serie 6000 de intel o los phenom II.
    Según los últimos rumores, parece que no. Lo último que se ha rumoreado es:
    Zen 3 y V-Cache -> DDR4 en AM4
    Zen3+ APU (Rembrandt)-> DDR5 en socket de portátil y no se sabe muy bien si AM5. Este se rumoreaba que podría llevar doble controlador, pero en el último roadmap para portátiles sólo aparecía DDR5.
    Zen 4 (Raphael) -> DDR5 en AM5

    Digamos que dejan tiempo con Zen 3 para que la DDR5 se vaya asentando para Zen 4 y supongo que ambas arquitecturas coexistirán un tiempo para que el que compre de nuevas, tenga las dos opciones. Además, así entonces tendrán más hueco en TSMC, cuando Apple no acapare tanta producción a 5nm.

    Cita Iniciado por chipster Ver mensaje
    @Fantasma ¿que pueden aportar esos minichannels? Darle quizá más cancha a la IGP cuando tiene acceder la CPU simultaneamente a la memoria o es para reducir el impacto de las latencias tan altas en la CPU. Por que en ancho efectivo si por ejemplo consiguen que funcionen con DDR4 a 4800 o 5200Mhz y en DDR5 va a la misma velocidad no habrían demasiadas diferencias no? El bus total seguiría siendo de 128bit
    Saludos.
    Es que las diferencias no son grandes, es una solución técnica que han adoptado por conveniencia. (Tochopost incoming)

    Para entender esto, hay que entender el funcionamiento básico de las memorias. Las memorias tienen un reloj interno (no el del bus, ojo), un "Burst size" (también lo he visto como burst length, burst-depth, prefetch buffer, en este contexto, es más o menos lo mismo todo), un bus con el que se conecta a la placa base y la cpu; y luego una frecuencia del bus I/O que es por el que conocemos comunmente (aunque incorrectamente) la velocidad de las memorias.

    El Burst Size es la cantidad de información que se puede extraer de la memoria en cada pasada. Las memorias, cuando tú quieres un dato en una determinada dirección, toma ese dato y los adyacentes en la misma fila (la probabilidad de que el siguiente dato que necesites esté ahí, es alta y además, una vez accedes a una fila de la memoria, pillar más datos es rapidísimo, mientras que la latencia es mucho más grande si tienes que pillar datos de otro lugar de la memoria). Si el Burst-Size es 2, lo necesites o no, al ir a buscar algo en una dirección de la memoria, se va a llevar ese dato y un adyacente. Así, la transferencia de datos se incrementa, otra cosa es que los datos que pilles sean útiles o no, pero mínimo "crea la ilusión" de que la transferencia es mayor.

    Ahora pongamos el ejemplo de la DDR original. que el estándar llegó hasta DDR400. Una memoria DDR-400 tendría:
    - Un reloj interno de 200MHz
    - Tiene un Burst Size = 2 (antes de DDR, con SRAM, era 1), es decir, puede hacer dos transferencias en cada pasada o ciclo de reloj (el dato o palabra de la memoria y la adyacente)
    - En total, puede hacer 2T (Transferencias) x 200Mhz = 400MT/s (Megatransferencias/segundo) y de ahí viene el número del modelo de memoria DDR-400
    - Cada transferencia se hace a través de un bus de 64bit que va a la placa y la cpu. Es decir, cada transferencia es de 64bit de ancho u 8bytes
    - Los datos que se envían son 400MT/s x 8 byte/T = 3200 MB/s
    - Un bus I/O DDR (Double Data Rate) lo que hace es una operación por cada subida y bajada del ciclo de reloj o en otras palabras, en un bus de memoria (de la cpu a la placa) de 200Mhz, se pueden realizar 2 operaciones (por eso se dicen 400Mhz efectivos) de 64bits u 8 bytes (el ancho del bus), lo que hacen 200Mhz x 2 op/Hz x 8bytes/op = 3200MB/s.
    - De esta forma cuadra lo que envía la memoria con el bus.

    Ahora bien, para duplicar la transferencia por parte de la memoria, se puede hacer mediante el reloj interno o mediante el burst size (aparte cada cambio de tecnología, pues pueden aumentar la densidad de la ram, bajar voltajes, etc.).
    - En DDR2, se duplicó el burst size a 4, pero el reloj interno de la memoria se quedó intacto, por lo que un módulo DDR2-800 tendría un reloj interno de 200Mhz, con 4 transferencias por ciclo dando 800MT/s. El bus de conexión no cambia y el bus I/O es DDR, por lo que para igualar las transferencias desde el módulo (6400MB/s, siguiendo las operaciones anteriores), necesita ir a 400Mhz.

    - En DDR3, se duplicó el burst size a 8, el reloj interno se quedó intacto, por lo que un módulo DDR3-1600 tendría un reloj interno de 200Mhz, con 8 transferencias por ciclo dando 1600MT/s. El bus de conexión no cambia y el bus I/O es DDR, por lo que para igualar las transferencias desde el módulo (12800MB/s, siguiendo las operaciones anteriores), necesita ir a 800Mhz.

    - En DDR4, cambiaron la dinámica, el burst size se mantuvo, pero incrementaron el reloj interno. Un módulo DDR4-3200 tendría un reloj interno de 400Mhz, con 8 transferencias por ciclo dando 3200MT/s. El bus de conexión no cambia y el bus I/O es DDR, por lo que para igualar las transferencias desde el módulo (25600MB/s, siguiendo las operaciones anteriores), necesita ir a 1600Mhz.

    - En DDR5, vuelven a los orígenes y duplican el burst size a 16 sin tocar el reloj interno. Un módulo DDR4-6400 tendría un reloj interno de 400Mhz, con 16 transferencias por ciclo dando 6400MT/s. El bus de conexión no cambia y el bus I/O es DDR, por lo que para igualar las transferencias desde el módulo (51200MB/s, siguiendo las operaciones anteriores), necesita ir a 3200Mhz.

    Pero por qué han subdividido el bus de 64bit en 2x32bit? Todo en principio va como siempre y ha funcionado bien. Pues la razón, seguramente ya se hizo patente al no doblar el burst size al pasar a la DDR4 y tirar por otra solución y es que resulta que cada vez que haces una llamada a la memoria, la memoria te va a mandar una transferencia del tamaño del burst size multiplicado por el bus por el que pasa. En DDR3 y DDR4, el tamaño de cada fragmento que se toma de la memoria y se va a la cache de la cpu para operar con ella es de 8x64bit = 512bits u 8x8byte = 64bytes. Ese es justo el tamaño que la mayoría de cpus x86 usan como línea de cache, digamos, como unidad mínima reconocible dentro de la cache de la cpu y es la óptima con las arquitecturas y caches actuales.

    DDR5 doblando el burst size, daría tamaños de cada transferencia demasiado grandes (el doble 16x64bit=1024bit). Por eso la solución ha sido subdividirlo en 2 buses de 32bit. Asi cada bus manda un tamaño de transferencia de 16x32bit=512bit como en el estándar anterior y las cpus siguen aliméntandose de forma óptima.

    Esta subdivisión pues tiene sus ventajas y desventajas:
    - En principio se pueden paralelizar mejor las operaciones, prácticamente todas (por ejemplo, dos escrituras o dos lecturas al mismo tiempo siempre que se busquen en sub-canales distintos de las memorias, como un dual rank pero a lo bestia, pues en dual rank sólo ciertas limitadas operaciones se podían hacer al a vez)
    - Hay dos generadores de señal (uno por cada sub-canal) y, por lo tanto, la señal al tener que viajar menos, puede ser más limpia, tener mejores tolerancias y ayudar a mejorar las velocidades de transferencia, además de ahorrar en consumo
    - Pero la sincronización de los dos sub-canales necesitan mayores latencias ( y éstas se incrementan especialmente si el acceso es secuencial a las direcciones de sólo un sub-canal, pues el otro se queda sin usar algunos ciclos) y una lógica de control más compleja.

    A nivel de usuario, creo que no hace falta comerse la cabeza, lo normal es que un DDR4 4800 y un DDR5 4800 a igualdad de latencias rindan similar, es posible que el DDR5 un poco más en ciertas situaciones, pero peores en otras, pero es que seguramente, la DDR5 aparecerá con peores latencias que DDR4 a la misma velocidad. Eso lo compensarán cuando los módulos alcancen velocidades que la DDR4 no pueda pillar.

    Y en temas de IGP, lo importante es, sobre todo, el ancho de banda efectivo, más que las latencias (también ayudan, pero menos), y ahí la DDR5 puede llegar a mayores velocidades de transferencias, así que son una buena potencial mejora, pero más que por los mini-channels, por el ancho de banda total que le puede proveer.

    Saludos

    P.D: y una cosa importante, no por algo ser quad channel, ha de ser mejor que dual channel, depende de la velocidad a la que vayan, de hecho, si tenemos un dual channel de 2 módulos DDR4 4800 vs un quad channel de 4 módulos DDR4 2400, lo más normal es que el quad channel salga perdiendo. Primero porque no es tan fácil que se utilicen y requieran todos los módulos a la vez (ancho de banda efectivo inferior) y, segundo, el quad channel funcionará, por lo general, con mayores latencias.

    P.D 2: De hecho, sin ir más lejos, el dual channel en el Zen 3 con DDR4 3800 CL16, prácticamente caza al quad channel DDR4 3200CL15 de mi Broadwell-E viejo en el bench del AIDA64. Sobre el papel, no debería ser posible, pero así es.

    P.D. 3: Otro cambio del que se habla menos es que el regulador de voltaje de las memorias, van a ir en las propias memorias (hasta ahora estaba en las placas). No sé si eso afectará a la capacidad de control del voltaje que les metemos desde la bios. No se sabe muy bien que pasará con eso.
    Última edición por Fantasma; 06/06/2021 a las 22:09
    AMD PataTyzen 9 5900X/MSI B550 Gaming Edge Wifi/AMD RX POTATO 16GB/Be Quiet! Shadow Rock 3@Mod (Arctic BioniX P120+Cooler Master Sickleflow 120 Red)
    32GB (2x16) Crucial Ballistix DDR4 3600@DDR4 3800 16-18-17-36/Samsung 960 EVO 500GB (S.O.)/Crucial P1 500GB (Nu se)/Crucial MX500 2TB (Juegos)
    Superflower Platinum King 650W 80+ Platinum/AOC C24G1 (Prim)/AOC G2460PF (Sec)/2x3TB Toshiba P300 (Escombro)/MS-Tech X3 Crow


    Información y análisis de los cuellos de botella / Rendimiento semi teórico de cpus por grupos de rendimiento

  8. #238
    Vive aquí Avatar de -Katsuo
    Ubicación
    Prisión Gamma
    Mensajes
    857

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Los módulos RAM cada vez tienen más capacidad de almacenamiento volátil, y para acceder más rápidamente a toda esa información, se divide cada módulo en dos grandes sectores, o sub-canales. Se trata de mejorar el "acceso aleatorio" a los datos, y las frecuencias/latencias.

    Al principio no habrá mucha diferencia entre la DDR4 y la DDR5, hasta que se empiece a desarrollar todo el potencial de la nueva memoria DDR5. Luego, creo que para cuando llegue Zen4, quizás no sea tan necesario o imprescindible, que lleven doble controlador de memoria.

  9. #239

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Quedado claro me ha , de nada hombre aquí se está para daros la tabarra y aprender jeje, buen tochopost, muy bien explicado.

    Las latencias seguirán siendo altas al principio por que la carga de un bit, 2 byte o 8 van a tardar lo mismo que con la DDR4 a pesar de poder cargar el doble, a menos que aumentasen la velocidad de los integrados de la DRAM de 400MHz a 800MHz.
    Solo se verán reducidas cuando la velocidad de transporte del bus suba mucho. Para no desprovechar la velocidad más alta del bus vs DDR4 han tendio que aumentar el burst size a 16. (Carga en paraelelo del buffer del integrado que va a 400MHz que conecta con bus que va hacia la cpu (a 3200MHZ en caso de la DDR5 6400). Así para mover paquetes de muchos datos consecutivos mejora la transferencia hasta el doble de velocidad teóricamente.
    Independientemente de los dos minicanales que los han desarrollado así para mantener el ancho de lógica con la asociatividad de la caché.

    Lo del regulador de voltaje, imagino será para quirtarle calor y complejidad a la CPU, a cambio puede que sea algo menos eficiente, está por ver
    Saludos.

  10. #240
    Con domicilio en Noticias3d.com Avatar de Fantasma
    Ubicación
    Inframundo
    Mensajes
    25,084

    Predeterminado Re: [Rumores] AMD Warhol y Zen 4 (serie 6000/7000?)

    Cita Iniciado por chipster Ver mensaje
    Independientemente de los dos minicanales que los han desarrollado así para mantener el ancho de lógica con la asociatividad de la caché.
    Exacto, lo de los minicanales no va mucho más allá de esto su razón de existir.

    --------------------------------------------------------------------------------------------------------
    Bueno, filtraciones frescas:
    Zen3 XT (refresh, ojo, no con v-cache, esos no se saben cuando saldrían) -> Q1 2022
    https://twitter.com/Broly_X1/status/1400028818388127746
    Zen4 -> Q4 2022
    https://twitter.com/Broly_X1/status/1401862974986285065

    Parece que tenemos Zen 3 para rato

    El leaker prácticamente nos filtró casi todo el Computex de AMD, entre otras cosas, así que parece que tiene buenas fuentes.

    Saludos
    AMD PataTyzen 9 5900X/MSI B550 Gaming Edge Wifi/AMD RX POTATO 16GB/Be Quiet! Shadow Rock 3@Mod (Arctic BioniX P120+Cooler Master Sickleflow 120 Red)
    32GB (2x16) Crucial Ballistix DDR4 3600@DDR4 3800 16-18-17-36/Samsung 960 EVO 500GB (S.O.)/Crucial P1 500GB (Nu se)/Crucial MX500 2TB (Juegos)
    Superflower Platinum King 650W 80+ Platinum/AOC C24G1 (Prim)/AOC G2460PF (Sec)/2x3TB Toshiba P300 (Escombro)/MS-Tech X3 Crow


    Información y análisis de los cuellos de botella / Rendimiento semi teórico de cpus por grupos de rendimiento

Página 24 de 27 PrimerPrimer ... 142021222324252627 ÚltimoÚltimo

Permisos de publicación

  • No puedes crear nuevos temas
  • No puedes responder temas
  • No puedes subir archivos adjuntos
  • No puedes editar tus mensajes
  •